PATENT ABSTRACTS OF JAPAN

(11) Publication number:

02073719 A

(43) Date of publication of application: 13.03.90

(51) Int. CI

H03K 19/0175

(21) Application number: 63225764

(71) Applicant:

NEC IC MICROCOMPUT SYST

LTD

(22) Date of filing: 09.09.88

(72) Inventor:

SASAKI MASAYUKI


(54) INPUT BUFFER CIRCUIT

(57) Abstract:

PURPOSE: To simplify the design and to reduce the cost by accepting an inputted CMOS level and an inputted TTL level by an input buffer section.

CONSTITUTION: An input level detected by a NOR gate ' 3 is set to a CMOS level and an input level detected by a NAND gate 4 is set to a TTL level respectively. When the CMOS level is used for the input terminal, the signal of the CMOS level is detected by a NOR gate 3 only. When the TTL level is inputted, its high level is detected by the NAND gate 4 and the high level being the TTL level as the intermediate level is not affected on the NOR gate 3 detecting the CMOS level. Thus, two kinds of input buffers are not required and since one kind of the buffer is enough, the design cost is reduced.

COPYRIGHT: (C)1990,JPO&Japio



BEST AVAILABLE COPY





⑲ 日.本 🖫 特許庁(JP)

1D 特許出願公開

⑫公開特許公報(A)

平2-73719

(9) Int. Cl. 3
H 03 K 13/0175

識別記号

厅内整四番号

砂公開 平成2年(1990)3月13日

8326-5 J

H 03 K 19/00

101 A

審査請求 未請求 請求項の数 1 (全3頁)

49発明の名称

入力パッフア回路

②特 頭 昭63-225764

②出 願 昭63(1988)9月9日

⑰発明者 佐々木

正 之 東京都珠区学

東京都港区芝 5 丁目 7 番15号 日本電気アイシーマイコン

勿出 願 人 日本電気アイシーマイ

システム株式会社

コンシステム株式会社

東京都港区芝5丁目7番15号

197代 理 人

弁理士 内 原



BEST AVAILABLE COPY

明相

発明の名称

入力バッファ回路

特許請求の範囲

半導体集積回路装置において、第1の入力信号と第2の入力信号とを入力する NAND ゲートと、前記NAND ゲートの出力信号と入力するインバータと、前記第1の入力信号と前記インバータの出力信号とを入力する NOR ゲートとを含み、前記NOR ゲートの出力を出力信号として成ることを特徴とする入力バッファ回路。

発明の詳細な説明

〔産業上の利用分野〕

本発明は入力パッファ回路に関し、特にディジ タル信号を扱う半導体集積回路装置の入力パッフ ァ回路に関する。

〔従来の技術〕

入力パッファ回路は半導体集積回路装置内に外部から信号を入力する入力部に使用され、外部から半導体集積回路装置内の入力部に加えられる信号レベルが電気的にハイレベルかでウレベルかを 認識するためのものである。

従来の技術として、外部回路がCMOSレベルで構成されている場合、入力バッファ回路の回路関値レベルは電源電圧Vooの約1/2であるが、実際の製品においては、0、7Voo以上がハイレベル、0、3Voo以下がロウレベルと規格を投定しており、関値はそれらのレベルの間にあればよい。

ところが現在、一般に汎用仕様として多用されている信号レベルはTTLレベルであり、その汎用仕様と電気的に接続するためには、TTLレベルの電気的条件であるハイレベル最悪値2.0V・ロウレベル0.8Vを十分に認識できなければならない。そこで、CMOSで構成された半導体集積回路装置において、TTLレベルも入力される入力パッファ回路には、CMOSレベル用と

.....

T T L レベル用の 2 つの人 カバッファ 部が必要で ある

第2図においては、TTLレベルのハイレベルが入力された場合、CMOSレベルの関係がTTLファ部において、CMOSレベルの関係がTTLでのハイレベルに近いため、真通電流が流れる。また、従来2種類の入力バッファ部を持ってい

た人力バッファ回路において、外部人力バッファがCMOSレベルでもTTLレベルでも使用できるような回路にすることで2種類の人力バッファが不必要となり、1種類で設計を行なえるため設計時のコスト低減が期待できる。

(発明が解決しようとする課題)

以上説明した従来技術による人力バッファ回路では、1つの入力ごとにCMOSレベル用の入力バッファ部とTTLレベルの入力バッファ部とTTLレベルの入力がからの選択は外部からの選びまれるの切り換えは外部からの選びは手によって切り換えるため、半導体無積回路で実現した場合で、加を入力した時CMOS用入たで、アファ部において貫通電流が流れるという欠点がある。

〔課題を解決するための手段〕

本免明の入力バッファ回路は、半導体集積回路装置において、第1の入力信号と第2の入力信号とを入力するNANDゲートと、前記NANDゲートの出力信号と入力するインバータと、前記

第1の入力信号と前記インバータの出力信号とを入力するNORゲートとを含み、前記NORゲートの出力を出力信号として構成される。

(実施例)

以下本発明の詳細を、その実施例につき図面を参照して説明する。

第1回は本発明による入力バッフ・回路の一実施例の回路図である。

本実施例はCMOSレベル又はTTLレベルの信号が入力される入力場子1と、TTLレベルカの入力を選択する入力レベル選択信号2をグートを選択するNANDグート4と、NANDグート4と、NANDグート4の出力をグート入力とするインパータ5のようとインバータ5のようなNORグート3と、NORグート3と、NORグート3と、NORグート3と、NORグート3と、NORグート3と、NORグート3と、NORグート3と、NORグート3とから構成されている。

次に本実施例の動作を説明する。

第1図において、NORゲート3が検知できる

人 カレベルは C M O S レベルに、また N A N D ゲート 4 が検知できる人カレベルはTTLレベル にそれぞれ投定されているものとする。

まず入力増子としてCMOSレベルを用いる場合、入力レベル選択信号4はハイレベル出力となり、入力増子1からの入力信号の影響を受けない。したがって、入力増子1に入力されたCMOSレベルの信号は、NORゲート3によってのみ検知される。

次に入力増子としてTTしレベルを用いる場合入力増子としてTTしレベルをする。これレベルとするペルとするペルとするペルとなって、入り、入り、大力はは「TTしゃ」のでは「ORグート3では「ORグート3では「ORグート」のでは「ORグート」のでは「ORグート」が「ロックでは「ロック」が「ロック」といって、「ロック」が「ロック」といって、「ロック」といって、「ロック」といって、「ロック」といって、「ロック」といって、「ロック」といって、「ロック」といって、「ロック」といって、「ロック」といって、「ロック」といって、「ロック」といって、「ロック」といって、「ロック」といって、「ロック」といって、「ロック」といって、「ロック」といって、「ロック」といって、「ロック」といって、「ロック」といって、「ロック」といって、「ロック」といって、「ロック」といって、「ロック」といって、「ロック」といって、「ロック」といって、「ロック」といって、「ロック」といって、「ロック」といって、「ロック」といって、「ロック」といって、「ロック」といって、「ロック」といって、「ロック」といって、「ロック」といって、「ロック」といって、「ロック」といって、「ロック」といって、「ロック」といって、「ロック」といって、「ロック」といって、「ロック」といって、「ロック」といって、「ロック」といって、「ロック」といって、「ロック」といって、「ロック」といって、「ロック」といって、「ロック」といって、「ロック」といって、「ロック」といって、「ロック」といって、「ロック」といって、「ロック」といって、「ロック」といって、「ロック」といって、「ロック」といって、「ロック」といって、「ロック」といって、「ロック」といって、「ロック」といって、「ロック」といって、「ロック」といって、「ロック」といって、「ロック」といって、「ロック」といって、「ロック」といって、「ロック」といって、「ロック」といって、「ロック」といって、「ロック」といって、「ロック」といって、「ロック」といって、「ロック」といって、「ロック」といって、「ロック」といって、「ロック」といって、「ロック」といって、「ロック」といって、「ロック」といって、「ロック」といって、「ロック」といって、「ロック」といって、「ロック」は、「ロック」といって、「ロック」といって、「ロック」といって、「ロック」といって、「ロック」といって、「ロック」といって、「ロック」といって、「ロック」といって、「ロック」といって、「ロック」といって、「ロック」といって、「ロック」といって、「ロック」といって、「ロック」といって、「ロック」といって、「ロック」といって、「ロック」といって、「ロック」といって、「ロック」といって、「ロック」といって、「ロック」といって、「ロック」といって、「ロック」といって、「ロック」といって、「ロック」といって、「ロック」といって、「ロック」といって、「ロック」といって、「ロック」といって、「ロック」といって、「ロック」といって、「ロック」といって、「ロック」といって、「ロック」といって、「ロック」といって、「ロック」といって、「ロック」といって、「ロック」といって、「ロック」といって、「ロック」といって、「ロック」といって、「ロック」といって、「ロック」といって、「ロック」といって、「ロック」といって、「ロック」といって、「ロック」といって、「ロック」といって、「ロック」といって、「ロック」といって、「ロック」といって、「ロック」といって、「ロック」といって、「ロック」といって、「ロック」といって、「ロック」といって、「ロック」といって、「ロック」といって、「ロック」といって、「ロック」といって、「ロック」といって、「ロック」といって、「ロック」といって、「ロック」といって、「ロック」といって、「ロック」といって、「ロック」といって、「ロック」といって、「ロック」といって、「ロック」といって、「ロック」といって、「ロック」といって、「ロック」といって、「ロック」といって、「ロック」といって、「ロック」といって、「ロック」といって、「ロック」といって、「ロック」といって、「ロック」といって、「ロック」といって、「ロック」といって、「ロック」といって、「ロック」といって、「ロック」といって、「ロック」といって、「ロック」といって、「ロック」といって、「ロック」といって、「ロック」といって、「ロック」といって、「ロック」といって、「ロック」といって、「ロック」といって、「ロック」といって、「ロック」といって、「ロック」といって、「ロック」といって、「ロック」といって、「ロック」といって、「ロック」といって、「ロック」といって、「ロック」といって、「ロック」といって、「ロック」といって、「ロック」といって、「

BEST AVAILABLE COPY

された場合、そのハイレベルはNANDゲート 4によって検知され、CMOSレベルを検知するNORゲート3にとっては中間レベルとなる TTLレベルのハイレベルは影響を受けない。またTTLレベルのコウレベルが入力された場合は 特に問題は無い。

本実施例における入力パッファ回路においては、TTLレベルのハイレベルを入力した場合での入力パッファ回路における貫通電波がなく、半導体系積回路装置を実現した時の消費電流を低減できる。また回路構成が簡単であるので設計が容易であり、設計コスト低減も期待できる。

以上説明したように本発明の入力パッファ回路は、入力するCMOSレベルとTTしレベルを1つの入力パッファ部で兼用するので、設計が簡単となり設計コストの低減することができる。また、TTLレベルのハイレベルを入力した場合の

貫通電流がないため、半導体集積回路装置に実現 した場合の消費電流の低減ができるという効果が

(発明の効果)


ある.

図面の簡単な説明

第1 図は本発明による人力バッファ回路の一度 施例の回路図である、第2 図は従来の技術による 入力パッファ回路の一例。

1 … … 入力 獨子、 2 … … 人力レベル 選択信号、3 … … N O R ゲート、 4 … … N A N D ゲート、 5 … … インバータ、 6 … … 出力 為子。

代理人 并理士 内 原 理



% 2 ☑

BEST AVAILABLE COPY